CLIPPEDIMAGE= JP353113484A

PAT-NO: JP353113484A

DOCUMENT-IDENTIFIER: JP 53113484 A

TITLE: PRODUCTION OF SEMICONDUCTOR DEVICE

PUBN-DATE: October 3, 1978

INVENTOR-INFORMATION:

NAME

KAWAMURA, NOBUO

ASSIGNEE-INFORMATION:

NAME COUNTRY
NEC CORP N/A

NEC CORP APPL-NO: JP52028485

APPL-DATE: March 14, 1977

INT-CL (IPC): H01L029/78; H01L021/28; H01L021/302;

 $H01L02\overline{9}/60$ 

US-CL-CURRENT: 438/FOR.205,438/FOR.352 ,438/217 ,438/289

,438/612 ,438/656

ABSTRACT:

PURPOSE: To fine the gate structure of a NIS type

semiconductor device by

forming gate insulation film by oxide of Al , Hf, Ta, Ti,

Zr, Nb etc. having

large specific dielectric constant.

COPYRIGHT: (C) 1978, JPO&Japio

## 19日本国特許庁

①特許出願公開

# 公開特許公報

昭53-113484

(1) Int. Cl. <sup>2</sup> H 01 L 29/78	識別記号	❷日本分類 99(5) E 3	庁内整理番号 660357	◎公開 昭和	和53年(1978)10月3 E	3
H 01 L 21/28 H 01 L 21/302		99(5) C 1 99(5) C 3	7216—57 7113—57	発明の数 審査請求		
H 01 L 29/60					(全 5 頁	

## 分半導体装置の製造方法

東京都港区芝五丁目33番1号

日本電気株式会社内

②特 願 昭52-28485

⑪出 願 人 日本電気株式会社

東京都港区芝五丁目33番1号

**@発明者河村信雄** 

後出

砂代 理 人 弁理士 内原晋

男 組 書

願 昭52(1977)3月14日

発明の名称 半導体装置の製造方法

### 特許請求の範囲

1 オー軍電型の装板半導体結晶要面又はオーロースを要面に200 オングストロームを要面に200 オングストムを要面に200 で、一点を要した主体をでは、一点を要した主体をでは、一点を要して、以上の数である。

するNIS(金属・絶縁膜・半導体)構造を含む半導体装置の製造方法。

- 2 オーの金銭として、アルミニウム、ハフニウム、タンタル、チタン、ジルコニウム、ニオブもしくは10%以下のシリコンを含む上記金銭を用いた特許請求の範囲オ1項記載の半導体装置の製造方法。
- 3 オニの金属として、モリブデン又はタングス テンを用いた特許前求の範囲オー項およびオ2 項配載の半導体接触の製造方法。

#### 発明の詳細な説明

本祭明は、製無なMIS(金属ー絶紗膜ー半導体)構造を含む半導体装置の製造方法に関するものである。

近年LSIの高密度化および高速化のために、 それに収蔵される個々の素子や配線構造は領細化 の一途をたどり、短チャンネル組織ゲート電射効 果トランジスタ(以下IGFETと呼ぶ)を例に 取つても、周知のごとくゲート長約18mのIG~

(1)

FETの開発実用化が当該分野の関心事となつている。

以下、説明の便宜上、IGPETを例として観明することとする。

プ1図は、多結晶シリコンをゲート電信材料と した通常構造の短チャネルIGPBTの断面構造 の一例を示したものである。

プ1 図にかいて、1 1 は比較抗約ΩΦのp型シリコン 表版結晶、1 2 は厚さ300~500オングストロームの二酸化シリコン酸、1 3 はゲート電価を崩成する厚さ0.3~0.5 μm 極度の低抵抗α形シリコン多結晶でそのゲート長 L は 1~1.5 μm 程度である。1 4 かよび1 5 は拡散又はイオン注入と拡散の併用により形成された低抵抗α形領域でそれぞれソースかよびドレイン領域を形成している。

斯くの如き従来制造のIGFBTは、報道の機 細化と共化特に最初ゲート制造を再現的に制度よ く加工することの別難性かよびIGFBTとして の特性上いくつかの欠点を顕著にしている。以下、

(3)

この例類性を緩和するため、近来フロン! ガス! アラズマによる腐骸が用いられているがが、上記ホトレジスト膜周辺下の腐骸を除去するととは不可能であり、この問題の満足し得る解決法にはなっていない。

これらの結果、無外線又は電子線を用いた耐光により、ホトレジスト膜24の方は良好に強細形状を実現し得るにも拘らず、その直下に存在する被加工物を腐蝕加工する段階において良好をホトレジスト膨形伏パターンを再生し得ず、結果として所望の敬細形伏を実現し得ないのが現状である。

また、ゲート電板に使用される多額品シリコン 終は、油常LSIにおける配線材料としても用い られるが、決款の比紙技が金属師に破べて約2桁 大なるためLSIの高速動作に好ましくない。更 に電気抵抗の小なる金銭額を、ゲート電板および LSIの配線材料として使用することが望まれて いる所以である。

更に従来構造の粒チャネルIGPETの特性上の欠点は、ゲート始縁膜としての二酸化シリコン

とれら製造工器上の困事性かよび特性上の欠点を 詳結する。

オ2図は、上記IGFETのゲート部分別過を 形成する主要工程を段階的に示したものでもる。

才2図(a)は、p形態板結晶21の表面に厚さ 300~500オングストロームの二酸化シリコン膜22を形成し、該被脱表面に厚さ約03~ 0.5μmの多結晶シリコン解23を被着形成し、 該表面に更に幅1~1.5μmのホトレジスト版 24が形成されている段階を示す。

オ2 図のは、ホトレジスト第24をマスクとして 多結晶シリコン膜を腐骸し、ゲート電値を成形し た段階を示す。

多結晶シリコン膜の腐蝕には従来化学聚品を用いた腐蝕が用いられてきたが、ホトレジスト院 24 周辺下部の不規則な腐蝕が著しく協細形伏のゲート 電価を再現的に制度よく形成することは出版である。この困難性は多結晶シリコン駅の彫算を強くすることにより軽減されるが、それは鉄膜の電気抵抗を増し好ましくない。

(4)

膜の比例電率(二 3.8)が基板シリコンの比例電車(二 1.8)に敏ペて小なるととに由来している。以下特性上の欠点を詳述する。

IGPBTのソース・ドレイン開発権即ち突効 ナヤネル長が短縮されるに伴い、ドレイン空芝脂 のソース領域への到達によるパンチスルー現象が 生じ息くなる。この現象はIGPBTの動作を不 能にする。この現象を回避するためには、基板結 品の不統物設度を増大せしめ、ドレイン空芝脂の 鉱がりを短縮することが必要となる。

しかるに、基板不純物設度の増大は、ドレイン差合容量を増大させIGFETの高速動作を防げる 能動値電圧の基板パイプス依存性を増大させL8 Iの回路設計を困難にする。即ち、IGFETの 動舗電圧V<sub>PR</sub>は、

 $V_{TB} = V_{PB} + 2f_f + \sqrt{2} \cdot v_{oB} = (2f_f + V_{Bub})/V_{ox}$  にて与えられる。ここで、 $V_{PB}$ : フラットパンド電圧、 $f_f = (k\cdot T/f_f) \ln (N/n_i)$ : フェルミエネルギー、 $v_B$ : 基板半導体の比例電率、N: 基板結晶中の不純物製度、 $V_{anb}$ : ソース・

(5)

基板間電圧。C<sub>ox</sub>:単位面積当りのゲート絶録部容量である。

V<sub>TR</sub>のV<sub>sub</sub>による変化を小ならしめる他の方法は、C<sub>ox</sub>を増大させることである。このためには、より薄い二酸化シリコン臓の使用又は比例電率の大なるゲート絶縁額の使用が確ましい。現在チャネル長1 Am 段或の望チャネルI G P B T においては、通常厚さ300~400オングストロームの二酸化シリコン膜が用いられているで、この厚さを更に低減することはピンホール密度の、次方のため技術的に極めて助難な伏況にある。 従つて比例電率の一層大なる離をゲート絶許原として用いる事が好きしい。

短ゲートIGドピTにかける特性上の他の欠点 は、調値電圧以下領域にかけるリーク電流にある。 該領域にかけるドレイン電流I<sub>のま</sub>ーゲート電圧 V<sub>a</sub>特性の勾配は、

 $3V_0/d(\ln I_{DS})$   $\odot 1+(O_D+O_{SS})/O_{OX}$  にて与えられる。ことで $O_D$  は基板結晶内空芝脂容量、 $C_{SS}$  は表面単単位容量である。該勾配は、(7)

困難性を保護するため、MOSメモリの高密度化の点でも有効である。

以上詳述した如く、比例電率の大なる絶録所を 用いた微和構造のMIS(金属ー絶針膜ー半導体) 系を実現する技術は、MOS LST等の微細な MIS関連を含む半導体装置において当面する多 くの困難性を製和し振めて重要である。

本条明は、かくの如き要請を満足するようにした 散細なMIS関連を容易に実現し得る製造方法を提供するものである。

本発明の特徴はグー導電型の基板半導体結晶表面又はガー導電型の基板半導体表面に200オングストローム以下の呼さの二酸化巧未解を被常した基体表面にガーの金属膜を被常する工程、前記工程で得た基体表面の一部の領域をホトレジスト

原又は酸化シリコン腺をマスクとして輸出した。

「は破のゲーの金属膜を協幅化成又は加熱酸化により酸化物化する工程、前記工程に続き基体表面に対しの金属膜を被覆する工程、前記ホトレジス

 $V_{\pm B}$ の下限を制設しLSIの高速化かよび低電力化を妨げ好ましくない。

鉄欠点を軽減するためにはO<sub>ox</sub>を大たらしめる。 ととが延ましく、前記同様比勝電率の大なるゲー ト絶影膜の使用が好ましい。

IGFETの単位ケート経当りの相互コンダクタンス分かは、短チャネル化に伴うキャリャドリフト速度の飽和のためその上限は分m² Uox V。
に制限される。ここでV。はキャリャの飲和ドリット速度である。一方、LSIの大紀様化に伴いフィルドオキサイド上の配練客量は増大し、IGFETの駆動能力制限と相接つてLSIの動作連度を制限する。従つてこの点からも、比例電率の大なるケート絶影製の利用は、Uoxの増大による分のを改良しLSIの高速化に有効である。

また、ダイナミックMOSメモリは、大容量化 に伴い(電荷書版用容量)/(デジット線容量) の比が減少し、観みとり信号レベルの減少による 読みとりの困難性を増大しつつある。比例電率の 大なる絶録膜の使用は、上記容量比を増大させ鉄

(8)

ト膜又は酸化シリコン膜上の分二の金属膜を数率 トレジスト膜又は酸化シリコン膜と共に除去する 工程かよび前記ホトレジスト源又は酸化シリコン 膜下に存在したオーの金属膜を除去する工器、以 上の結工線を含むことにあり、MIS(金属一格 毎膜一半導体)製造を含む半導体装置の錯々の例 に適用して振めて良い結果を与える。

オーの金属だとして良い成績を示す材料の一例を なげれば、アルミニウム,ハフニウム,タンタル, チタン,ジルコニウム,ニオブなどが、更には 10%以下のシリコンを含む上配金銭などがある。 又才二の金属としては、モリブデンやタングステ ンなどが良い成績を示すものの一例である。

「以下、本条明への理解を助けるため、より具体的な実施の一例としてIGPBTのゲート関連を形成する場合につき図面を用いて詳述する。 従来例かよび本祭明を共にIGPBTを例に詳述するととになるが、これは単に説明かよび理解を容易にするための配慮であつて、何ら本発明を限定するものないことは当然である。

(e/s)

オ3図は、本祭明による短チャネルIGFBT のゲート部分を形成する工器を段階的に示した図 である。

オ3 図(a)は、比抵抗約 0.5 Ω CMの p型シリコン基 板結晶 3 I の表面に厚さ約 1 0 0 オングストロー ムの二酸化シリコン膜 3 2 を高温酸化により形成 し、該酸化镁液面に厚さ約 3 0 0 オングストロー ムのアルミニウム膜 3 3 を真空蒸磨により形成し、 更に該砂膜表面上のゲート電便形成個域以外の領 模表面をホトレジスト腺 3 4 にて覆つた伏盤を示す。

前記の如く、写真被知技術の遊歩によりホトレジスト際パターンは精度よく加工形成が可能であり、アルミニウム膜の輩出された領域幅が例えば1 4m 様度であれば精度よくパターン化することは容易である。

才3 図(b)は、数ホトレジスト級3 4 をマスタとして陽極化成すること等化より、誠出された個域のアルミニウム談を酸化し酸化アルミニウム族3 5 を形成する。

an

イン工根により実現され、写真依頼工程における 高度のパターン位置合せ技術を要することなく短 チャネルIGPBT等の微細なMIS(金属一色 緑膜一半導体)構造を半導体接置が実現すること である。

また本製過方法によりつくられるIGPET等端 々の半導体装置におよぼす特性上の利点は、ゲート結構製材料として比断電率の大なる材料を使用 し得ることに由来し、二酸化シリコン賞を用いる 通常IGPETなどに比らべて前記特性上の蓋欠 点を着しく改良し得ることにある。

上記実施例にかいては、ゲート絶数原用の酸化さるべき金属としてアルミニウムを用いたが、本発明の目的のためにはアルミニウムの他ハフニウム、チタンタル、チタン、ジルコニウム、ニオブかよび設全のシリコンを含むこれらの金属を用いることも可能である。何故ならばこれら金属の酸化物はそれぞれ約12、27、100、9かよび3の高い比例電率を有するからである。また、ハフニウム、チタン、ジルコニウム等は、酸化性(13)

オ3図(c)は、前配才3図(b)の伏離の試料表面 に、厚さ約0.3 mのモリブデン題36を真空蒸 電等の方法により破潰した伏線を示す。

才 3 図(d) は、酸ホトレジスト膨上のモリブデン線 と共化除久し、更化ホトレジスト膜下のアルミニ ウム節を除去することにより、IGFBTの針ま しいゲート調査を実現した状態を示す。

⇒3図(e)は、油幣の不純物鉱散又はイオン注入と 拡散法の併用により低抵抗のα形領域37かよび 38を形成し、それぞれソースおよびドレイン領域として完成させた伏鶴を示す。

以上、一実施供につき本菜明の内容を詳述したが、本条明の料徴は、化学薬品による処理又はブラズマエッチ処理等を用いた従来の微観パターン形成にかける固備性が全く排除されてかり、従来方法以上の容易性をもつて微観ゲート構造がほぼホトレジスト膜の精度良い形状を保ち実現し得る利点である。

また他の利点は、ソースもしくはドレイン等の機 細パターン周辺領域の形成がいわゆるセルフアラ (4) 2)

雰囲気中400℃程度の低温にて酸化が可能なため、 機価化成に代つて無的酸化法 も利用可能である。

また上記実施例においては、金属語の耐酸化マスクとしてホトレジスト 腰を用いたが、ホトレジスト 膜に代えて低温化学 滋豊による薄い酸化シリコン 脚も利用し得る。それは酸化シリコン 脚もその呼さが低めて海い場合には通常の方法にて精度 良い酸細パターン加工が可能なことによる。特に飲酸化シリコン膜マスクの使用は、上配ハフニウム , チタン; ジルコニウムを無酸化する場合に通用して有用である。

また上記実施例においては、ゲート会員として モリプデンを用いたが、タングステン等も好まし い材料の一つでもる。

また上記実施例にかいては、遊板シリコン表面 上に二酸化シリコン膜をはさみアルミニウム部を 被着形成した。 映二酸化シリコン膜は、磁振化成 による酸化アルミニウム膜と蒸板シリコンとの値 接接触による表面単位低度の地大を軽減する機能 を有するが、本条明化おける必須要件ではない。

更に前配突施例においては基体半半体としてシ リコンを用いた場合につき配述したが、砒化ガリ ウム等他の半導体を用いることも可能なことは云 うまでもない。


以上詳述の如く本祭明は書しく特性の改良された短チャネルIGFET等酸細MIS構造を含む 半導体装置の製造方法として広い範囲に逃用し得ると共に振めて有効である。


### 図面の簡単な説明

グ1図は、従来知られている多結晶シリコンを ゲート電価とする絶録ゲート電界効果トランジス タの構造の典型例を示す新面図である。

プ2回は、オ1回に示された絶縁ゲート電界効果トランジスタのゲート部分を形成する工機を設 階的に示した図である。

分3図は、本条明の製造方法を説明する一例と して、絶縁ゲート電界効果トランジスタのゲート 部分を形成する工程を段階的に示した図である。






図中、11,21かよび31は分1導電型の半導体 基板を、12かよび22は最終構造で絶縁膜として残する二酸化シリコン膜を、32は本祭明の ために特に薄く形成した二酸化シリコン膜を、35 は本祭明により特に導入されたケーの金属膜33 を酸化物化した絶縁膜を、13かよび23は電板 もしくは配線層となる低低抗シリコン多結晶層を、 36は13かよび23に代わるケニの金属膜を、 それぞれ示す。

代頭人 弁理士 内 軍







💃 3 🕏